Namespaces | Variables
registers.hpp File Reference

Define registers' for all MPU models. More...

Go to the source code of this file.

Namespaces

 mpud
 MPU Driver namespace.
 
 mpud::regs
 Registers namespace.
 
 mpud::regs::mag
 Magnetometer Registers namespace.
 

Variables

constexpr uint8_t mpud::regs::XG_OFFSET_H {0x13}
 
constexpr uint8_t mpud::regs::XG_OFFSET_L {0x14}
 
constexpr uint8_t mpud::regs::YG_OFFSET_H {0x15}
 
constexpr uint8_t mpud::regs::YG_OFFSET_L {0x16}
 
constexpr uint8_t mpud::regs::ZG_OFFSET_H {0x17}
 
constexpr uint8_t mpud::regs::ZG_OFFSET_L {0x18}
 
constexpr uint8_t mpud::regs::SMPLRT_DIV {0x19}
 
constexpr uint8_t mpud::regs::CONFIG {0x1A}
 
constexpr uint8_t mpud::regs::CONFIG_FIFO_MODE_BIT {6}
 
constexpr uint8_t mpud::regs::CONFIG_EXT_SYNC_SET_BIT {5}
 
constexpr uint8_t mpud::regs::CONFIG_EXT_SYNC_SET_LENGTH {3}
 
constexpr uint8_t mpud::regs::CONFIG_DLPF_CFG_BIT {2}
 
constexpr uint8_t mpud::regs::CONFIG_DLPF_CFG_LENGTH {3}
 
constexpr uint8_t mpud::regs::GYRO_CONFIG {0x1B}
 
constexpr uint8_t mpud::regs::GCONFIG_XG_ST_BIT {7}
 
constexpr uint8_t mpud::regs::GCONFIG_YG_ST_BIT {6}
 
constexpr uint8_t mpud::regs::GCONFIG_ZG_ST_BIT {5}
 
constexpr uint8_t mpud::regs::GCONFIG_FS_SEL_BIT {4}
 
constexpr uint8_t mpud::regs::GCONFIG_FS_SEL_LENGTH {2}
 
constexpr uint8_t mpud::regs::GCONFIG_FCHOICE_B {1}
 
constexpr uint8_t mpud::regs::GCONFIG_FCHOICE_B_LENGTH {2}
 
constexpr uint8_t mpud::regs::ACCEL_CONFIG {0x1C}
 
constexpr uint8_t mpud::regs::ACONFIG_XA_ST_BIT {7}
 
constexpr uint8_t mpud::regs::ACONFIG_YA_ST_BIT {6}
 
constexpr uint8_t mpud::regs::ACONFIG_ZA_ST_BIT {5}
 
constexpr uint8_t mpud::regs::ACONFIG_FS_SEL_BIT {4}
 
constexpr uint8_t mpud::regs::ACONFIG_FS_SEL_LENGTH {2}
 
constexpr uint8_t mpud::regs::ACONFIG_HPF_BIT {2}
 
constexpr uint8_t mpud::regs::ACONFIG_HPF_LENGTH {3}
 
constexpr uint8_t mpud::regs::FF_THR {0x1D}
 
constexpr uint8_t mpud::regs::FF_DUR {0x1E}
 
constexpr uint8_t mpud::regs::MOTION_THR {0x1F}
 
constexpr uint8_t mpud::regs::MOTION_DUR {0x20}
 
constexpr uint8_t mpud::regs::ZRMOTION_THR {0x21}
 
constexpr uint8_t mpud::regs::ZRMOTION_DUR {0x22}
 
constexpr uint8_t mpud::regs::FIFO_EN {0x23}
 
constexpr uint8_t mpud::regs::FIFO_TEMP_EN_BIT {7}
 
constexpr uint8_t mpud::regs::FIFO_XGYRO_EN_BIT {6}
 
constexpr uint8_t mpud::regs::FIFO_YGYRO_EN_BIT {5}
 
constexpr uint8_t mpud::regs::FIFO_ZGYRO_EN_BIT {4}
 
constexpr uint8_t mpud::regs::FIFO_ACCEL_EN_BIT {3}
 
constexpr uint8_t mpud::regs::FIFO_SLV_2_EN_BIT {2}
 
constexpr uint8_t mpud::regs::FIFO_SLV_1_EN_BIT {1}
 
constexpr uint8_t mpud::regs::FIFO_SLV_0_EN_BIT {0}
 
constexpr uint8_t mpud::regs::I2C_MST_CTRL {0x24}
 
constexpr uint8_t mpud::regs::I2CMST_CTRL_MULT_EN_BIT {7}
 
constexpr uint8_t mpud::regs::I2CMST_CTRL_WAIT_FOR_ES_BIT {6}
 
constexpr uint8_t mpud::regs::I2CMST_CTRL_SLV_3_FIFO_EN_BIT {5}
 
constexpr uint8_t mpud::regs::I2CMST_CTRL_P_NSR_BIT {4}
 
constexpr uint8_t mpud::regs::I2CMST_CTRL_CLOCK_BIT {3}
 
constexpr uint8_t mpud::regs::I2CMST_CTRL_CLOCK_LENGTH {4}
 
constexpr uint8_t mpud::regs::I2C_SLV0_ADDR {0x25}
 
constexpr uint8_t mpud::regs::I2C_SLV_RNW_BIT {7}
 
constexpr uint8_t mpud::regs::I2C_SLV_ID_BIT {6}
 
constexpr uint8_t mpud::regs::I2C_SLV_ID_LENGTH {7}
 
constexpr uint8_t mpud::regs::I2C_SLV0_REG {0x26}
 
constexpr uint8_t mpud::regs::I2C_SLV0_CTRL {0x27}
 
constexpr uint8_t mpud::regs::I2C_SLV_EN_BIT {7}
 
constexpr uint8_t mpud::regs::I2C_SLV_BYTE_SW_BIT {6}
 
constexpr uint8_t mpud::regs::I2C_SLV_REG_DIS_BIT {5}
 
constexpr uint8_t mpud::regs::I2C_SLV_GRP_BIT {4}
 
constexpr uint8_t mpud::regs::I2C_SLV_LEN_BIT {3}
 
constexpr uint8_t mpud::regs::I2C_SLV_LEN_LENGTH {4}
 
constexpr uint8_t mpud::regs::I2C_SLV1_ADDR {0x28}
 
constexpr uint8_t mpud::regs::I2C_SLV1_REG {0x29}
 
constexpr uint8_t mpud::regs::I2C_SLV1_CTRL {0x2A}
 
constexpr uint8_t mpud::regs::I2C_SLV2_ADDR {0x2B}
 
constexpr uint8_t mpud::regs::I2C_SLV2_REG {0x2C}
 
constexpr uint8_t mpud::regs::I2C_SLV2_CTRL {0x2D}
 
constexpr uint8_t mpud::regs::I2C_SLV3_ADDR {0x2E}
 
constexpr uint8_t mpud::regs::I2C_SLV3_REG {0x2F}
 
constexpr uint8_t mpud::regs::I2C_SLV3_CTRL {0x30}
 
constexpr uint8_t mpud::regs::I2C_SLV4_ADDR {0x31}
 
constexpr uint8_t mpud::regs::I2C_SLV4_REG {0x32}
 
constexpr uint8_t mpud::regs::I2C_SLV4_DO {0x33}
 
constexpr uint8_t mpud::regs::I2C_SLV4_CTRL {0x34}
 
constexpr uint8_t mpud::regs::I2C_SLV4_EN_BIT {7}
 
constexpr uint8_t mpud::regs::I2C_SLV4_DONE_INT_BIT {6}
 
constexpr uint8_t mpud::regs::I2C_SLV4_REG_DIS_BIT {5}
 
constexpr uint8_t mpud::regs::I2C_SLV4_MST_DELAY_BIT {4}
 
constexpr uint8_t mpud::regs::I2C_SLV4_MST_DELAY_LENGTH {5}
 
constexpr uint8_t mpud::regs::I2C_SLV4_DI {0x35}
 
constexpr uint8_t mpud::regs::I2C_MST_STATUS {0x36}
 
constexpr uint8_t mpud::regs::I2CMST_STAT_PASS_THROUGH_BIT {7}
 
constexpr uint8_t mpud::regs::I2CMST_STAT_SLV4_DONE_BIT {6}
 
constexpr uint8_t mpud::regs::I2CMST_STAT_LOST_ARB_BIT {5}
 
constexpr uint8_t mpud::regs::I2CMST_STAT_SLV4_NACK_BIT {4}
 
constexpr uint8_t mpud::regs::I2CMST_STAT_SLV3_NACK_BIT {3}
 
constexpr uint8_t mpud::regs::I2CMST_STAT_SLV2_NACK_BIT {2}
 
constexpr uint8_t mpud::regs::I2CMST_STAT_SLV1_NACK_BIT {1}
 
constexpr uint8_t mpud::regs::I2CMST_STAT_SLV0_NACK_BIT {0}
 
constexpr uint8_t mpud::regs::INT_PIN_CONFIG {0x37}
 
constexpr uint8_t mpud::regs::INT_CFG_LEVEL_BIT {7}
 
constexpr uint8_t mpud::regs::INT_CFG_OPEN_BIT {6}
 
constexpr uint8_t mpud::regs::INT_CFG_LATCH_EN_BIT {5}
 
constexpr uint8_t mpud::regs::INT_CFG_ANYRD_2CLEAR_BIT {4}
 
constexpr uint8_t mpud::regs::INT_CFG_FSYNC_LEVEL_BIT {3}
 
constexpr uint8_t mpud::regs::INT_CFG_FSYNC_INT_MODE_EN_BIT {2}
 
constexpr uint8_t mpud::regs::INT_CFG_I2C_BYPASS_EN_BIT {1}
 
constexpr uint8_t mpud::regs::INT_CFG_CLOCKOUT_EN_BIT {0}
 
constexpr uint8_t mpud::regs::INT_ENABLE {0x38}
 
constexpr uint8_t mpud::regs::INT_ENABLE_FREEFALL_BIT {7}
 
constexpr uint8_t mpud::regs::INT_ENABLE_MOTION_BIT {6}
 
constexpr uint8_t mpud::regs::INT_ENABLE_ZEROMOT_BIT {5}
 
constexpr uint8_t mpud::regs::INT_ENABLE_FIFO_OFLOW_BIT {4}
 
constexpr uint8_t mpud::regs::INT_ENABLE_I2C_MST_FSYNC_BIT {3}
 
constexpr uint8_t mpud::regs::INT_ENABLE_PLL_RDY_BIT {2}
 
constexpr uint8_t mpud::regs::INT_ENABLE_DMP_RDY_BIT {1}
 
constexpr uint8_t mpud::regs::INT_ENABLE_RAW_DATA_RDY_BIT {0}
 
constexpr uint8_t mpud::regs::DMP_INT_STATUS {0x39}
 
constexpr uint8_t mpud::regs::DMP_INT_STATUS_0 {0}
 
constexpr uint8_t mpud::regs::DMP_INT_STATUS_1 {1}
 
constexpr uint8_t mpud::regs::DMP_INT_STATUS_2 {2}
 
constexpr uint8_t mpud::regs::DMP_INT_STATUS_3 {3}
 
constexpr uint8_t mpud::regs::DMP_INT_STATUS_4 {4}
 
constexpr uint8_t mpud::regs::DMP_INT_STATUS_5 {5}
 
constexpr uint8_t mpud::regs::INT_STATUS {0x3A}
 
constexpr uint8_t mpud::regs::INT_STATUS_FREEFALL_BIT {7}
 
constexpr uint8_t mpud::regs::INT_STATUS_MOTION_BIT {6}
 
constexpr uint8_t mpud::regs::INT_STATUS_ZEROMOT_BIT {5}
 
constexpr uint8_t mpud::regs::INT_STATUS_FIFO_OFLOW_BIT {4}
 
constexpr uint8_t mpud::regs::INT_STATUS_I2C_MST_BIT {3}
 
constexpr uint8_t mpud::regs::INT_STATUS_PLL_RDY_BIT {2}
 
constexpr uint8_t mpud::regs::INT_STATUS_DMP_RDY_BIT {1}
 
constexpr uint8_t mpud::regs::INT_STATUS_RAW_DATA_RDY_BIT {0}
 
constexpr uint8_t mpud::regs::ACCEL_XOUT_H {0x3B}
 
constexpr uint8_t mpud::regs::ACCEL_XOUT_L {0x3C}
 
constexpr uint8_t mpud::regs::ACCEL_YOUT_H {0x3D}
 
constexpr uint8_t mpud::regs::ACCEL_YOUT_L {0x3E}
 
constexpr uint8_t mpud::regs::ACCEL_ZOUT_H {0x3F}
 
constexpr uint8_t mpud::regs::ACCEL_ZOUT_L {0x40}
 
constexpr uint8_t mpud::regs::TEMP_OUT_H {0x41}
 
constexpr uint8_t mpud::regs::TEMP_OUT_L {0x42}
 
constexpr uint8_t mpud::regs::GYRO_XOUT_H {0x43}
 
constexpr uint8_t mpud::regs::GYRO_XOUT_L {0x44}
 
constexpr uint8_t mpud::regs::GYRO_YOUT_H {0x45}
 
constexpr uint8_t mpud::regs::GYRO_YOUT_L {0x46}
 
constexpr uint8_t mpud::regs::GYRO_ZOUT_H {0x47}
 
constexpr uint8_t mpud::regs::GYRO_ZOUT_L {0x48}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_00 {0x49}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_01 {0x4A}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_02 {0x4B}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_03 {0x4C}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_04 {0x4D}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_05 {0x4E}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_06 {0x4F}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_07 {0x50}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_08 {0x51}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_09 {0x52}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_10 {0x53}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_11 {0x54}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_12 {0x55}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_13 {0x56}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_14 {0x57}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_15 {0x58}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_16 {0x59}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_17 {0x5A}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_18 {0x5B}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_19 {0x5C}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_20 {0x5D}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_21 {0x5E}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_22 {0x5F}
 
constexpr uint8_t mpud::regs::EXT_SENS_DATA_23 {0x60}
 
constexpr uint8_t mpud::regs::I2C_SLV0_DO {0x63}
 
constexpr uint8_t mpud::regs::I2C_SLV1_DO {0x64}
 
constexpr uint8_t mpud::regs::I2C_SLV2_DO {0x65}
 
constexpr uint8_t mpud::regs::I2C_SLV3_DO {0x66}
 
constexpr uint8_t mpud::regs::I2C_MST_DELAY_CRTL {0x67}
 
constexpr uint8_t mpud::regs::I2CMST_DLY_ES_SHADOW_BIT {7}
 
constexpr uint8_t mpud::regs::I2CMST_DLY_SLV4_EN_BIT {4}
 
constexpr uint8_t mpud::regs::I2CMST_DLY_SLV3_EN_BIT {3}
 
constexpr uint8_t mpud::regs::I2CMST_DLY_SLV2_EN_BIT {2}
 
constexpr uint8_t mpud::regs::I2CMST_DLY_SLV1_EN_BIT {1}
 
constexpr uint8_t mpud::regs::I2CMST_DLY_SLV0_EN_BIT {0}
 
constexpr uint8_t mpud::regs::SIGNAL_PATH_RESET {0x68}
 
constexpr uint8_t mpud::regs::SPATH_GYRO_RST_BIT {2}
 
constexpr uint8_t mpud::regs::SPATH_ACCEL_RST_BIT {1}
 
constexpr uint8_t mpud::regs::SPATH_TEMP_RST_BIT {0}
 
constexpr uint8_t mpud::regs::USER_CTRL {0x6A}
 
constexpr uint8_t mpud::regs::USERCTRL_DMP_EN_BIT {7}
 
constexpr uint8_t mpud::regs::USERCTRL_FIFO_EN_BIT {6}
 
constexpr uint8_t mpud::regs::USERCTRL_I2C_MST_EN_BIT {5}
 
constexpr uint8_t mpud::regs::USERCTRL_I2C_IF_DIS_BIT {4}
 
constexpr uint8_t mpud::regs::USERCTRL_DMP_RESET_BIT {3}
 
constexpr uint8_t mpud::regs::USERCTRL_FIFO_RESET_BIT {2}
 
constexpr uint8_t mpud::regs::USERCTRL_I2C_MST_RESET_BIT {1}
 
constexpr uint8_t mpud::regs::USERCTRL_SIG_COND_RESET_BIT {0}
 
constexpr uint8_t mpud::regs::PWR_MGMT1 {0x6B}
 
constexpr uint8_t mpud::regs::PWR1_DEVICE_RESET_BIT {7}
 
constexpr uint8_t mpud::regs::PWR1_SLEEP_BIT {6}
 
constexpr uint8_t mpud::regs::PWR1_CYCLE_BIT {5}
 
constexpr uint8_t mpud::regs::PWR1_GYRO_STANDBY_BIT {4}
 
constexpr uint8_t mpud::regs::PWR1_TEMP_DIS_BIT {3}
 
constexpr uint8_t mpud::regs::PWR1_CLKSEL_BIT {2}
 
constexpr uint8_t mpud::regs::PWR1_CLKSEL_LENGTH {3}
 
constexpr uint8_t mpud::regs::PWR_MGMT2 {0x6C}
 
constexpr uint8_t mpud::regs::PWR2_LP_WAKE_CTRL_BIT {7}
 
constexpr uint8_t mpud::regs::PWR2_LP_WAKE_CTRL_LENGTH {2}
 
constexpr uint8_t mpud::regs::PWR2_STBY_XA_BIT {5}
 
constexpr uint8_t mpud::regs::PWR2_STBY_YA_BIT {4}
 
constexpr uint8_t mpud::regs::PWR2_STBY_ZA_BIT {3}
 
constexpr uint8_t mpud::regs::PWR2_STBY_XG_BIT {2}
 
constexpr uint8_t mpud::regs::PWR2_STBY_YG_BIT {1}
 
constexpr uint8_t mpud::regs::PWR2_STBY_ZG_BIT {0}
 
constexpr uint8_t mpud::regs::PWR2_STBY_XYZA_BITS {1 << PWR2_STBY_XA_BIT | 1 << PWR2_STBY_YA_BIT | 1 << PWR2_STBY_ZA_BIT}
 
constexpr uint8_t mpud::regs::PWR2_STBY_XYZG_BITS {1 << PWR2_STBY_XG_BIT | 1 << PWR2_STBY_YG_BIT | 1 << PWR2_STBY_ZG_BIT}
 
constexpr uint8_t mpud::regs::BANK_SEL {0x6D}
 
constexpr uint8_t mpud::regs::BANKSEL_PRFTCH_EN_BIT {6}
 
constexpr uint8_t mpud::regs::BANKSEL_CFG_USER_BANK_BIT {5}
 
constexpr uint8_t mpud::regs::BANKSEL_MEM_SEL_BIT {4}
 
constexpr uint8_t mpud::regs::BANKSEL_MEM_SEL_LENGTH {5}
 
constexpr uint8_t mpud::regs::MEM_START_ADDR {0x6E}
 
constexpr uint8_t mpud::regs::MEM_R_W {0x6F}
 
constexpr uint8_t mpud::regs::PRGM_START_H {0x70}
 
constexpr uint8_t mpud::regs::PRGM_START_L {0x71}
 
constexpr uint8_t mpud::regs::FIFO_COUNT_H {0x72}
 
constexpr uint8_t mpud::regs::FIFO_COUNT_L {0x73}
 
constexpr uint8_t mpud::regs::FIFO_R_W {0x74}
 
constexpr uint8_t mpud::regs::WHO_AM_I {0x75}
 
constexpr uint8_t mpud::regs::XG_OTP_OFFSET_TC {0x00}
 
constexpr uint8_t mpud::regs::YG_OTP_OFFSET_TC {0x01}
 
constexpr uint8_t mpud::regs::TC_PWR_MODE_BIT {7}
 
constexpr uint8_t mpud::regs::ZG_OTP_OFFSET_TC {0x02}
 
constexpr uint8_t mpud::regs::X_FINE_GAIN {0x03}
 
constexpr uint8_t mpud::regs::Y_FINE_GAIN {0x04}
 
constexpr uint8_t mpud::regs::Z_FINE_GAIN {0x05}
 
constexpr uint8_t mpud::regs::XA_OFFSET_H {0x06}
 
constexpr uint8_t mpud::regs::XA_OFFSET_L {0x07}
 
constexpr uint8_t mpud::regs::YA_OFFSET_H {0x08}
 
constexpr uint8_t mpud::regs::YA_OFFSET_L {0x09}
 
constexpr uint8_t mpud::regs::ZA_OFFSET_H {0x0A}
 
constexpr uint8_t mpud::regs::ZA_OFFSET_L {0x0B}
 
constexpr uint8_t mpud::regs::SELF_TEST_X {0x0D}
 
constexpr uint8_t mpud::regs::SELF_TEST_Y {0x0E}
 
constexpr uint8_t mpud::regs::SELF_TEST_Z {0x0F}
 
constexpr uint8_t mpud::regs::SELF_TEST_A {0x10}
 
constexpr uint8_t mpud::regs::MOTION_DETECT_STATUS {0x61}
 
constexpr uint8_t mpud::regs::MOT_STATUS_X_NEG_BIT {7}
 
constexpr uint8_t mpud::regs::MOT_STATUS_X_POS_BIT {6}
 
constexpr uint8_t mpud::regs::MOT_STATUS_Y_NEG_BIT {5}
 
constexpr uint8_t mpud::regs::MOT_STATUS_Y_POS_BIT {4}
 
constexpr uint8_t mpud::regs::MOT_STATUS_Z_NEG_BIT {3}
 
constexpr uint8_t mpud::regs::MOT_STATUS_Z_POS_BIT {2}
 
constexpr uint8_t mpud::regs::MOT_STATUS_ZRMOT_BIT {0}
 
constexpr uint8_t mpud::regs::MOTION_DETECT_CTRL {0x69}
 
constexpr uint8_t mpud::regs::MOTCTRL_ACCEL_ON_DELAY_BIT {5}
 
constexpr uint8_t mpud::regs::MOTCTRL_ACCEL_ON_DELAY_LENGTH {2}
 
constexpr uint8_t mpud::regs::MOTCTRL_FF_COUNT_BIT {3}
 
constexpr uint8_t mpud::regs::MOTCTRL_FF_COUNT_LENGTH {2}
 
constexpr uint8_t mpud::regs::MOTCTRL_MOT_COUNT_BIT {1}
 
constexpr uint8_t mpud::regs::MOTCTRL_MOT_COUNT_LENGTH {2}
 
constexpr uint8_t mpud::regs::SELF_TEST_X_GYRO {0x00}
 
constexpr uint8_t mpud::regs::SELF_TEST_Y_GYRO {0x01}
 
constexpr uint8_t mpud::regs::SELF_TEST_Z_GYRO {0x02}
 
constexpr uint8_t mpud::regs::SELF_TEST_X_ACCEL {0x0D}
 
constexpr uint8_t mpud::regs::SELF_TEST_Y_ACCEL {0x0E}
 
constexpr uint8_t mpud::regs::SELF_TEST_Z_ACCEL {0x0F}
 
constexpr uint8_t mpud::regs::ACCEL_CONFIG2 {0x1D}
 
constexpr uint8_t mpud::regs::ACONFIG2_FIFO_SIZE_BIT {7}
 
constexpr uint8_t mpud::regs::ACONFIG2_FIFO_SIZE_LENGTH {2}
 
constexpr uint8_t mpud::regs::ACONFIG2_ACCEL_FCHOICE_B_BIT {3}
 
constexpr uint8_t mpud::regs::ACONFIG2_A_DLPF_CFG_BIT {2}
 
constexpr uint8_t mpud::regs::ACONFIG2_A_DLPF_CFG_LENGTH {3}
 
constexpr uint8_t mpud::regs::LP_ACCEL_ODR {0x1E}
 
constexpr uint8_t mpud::regs::LPA_ODR_CLKSEL_BIT {3}
 
constexpr uint8_t mpud::regs::LPA_ODR_CLKSEL_LENGTH {4}
 
constexpr uint8_t mpud::regs::ACCEL_INTEL_CTRL {0x69}
 
constexpr uint8_t mpud::regs::ACCEL_INTEL_EN_BIT {7}
 
constexpr uint8_t mpud::regs::ACCEL_INTEL_MODE_BIT {6}
 
constexpr uint8_t mpud::regs::mag::WHO_I_AM {0x00}
 
constexpr uint8_t mpud::regs::mag::INFO {0x01}
 
constexpr uint8_t mpud::regs::mag::STATUS1 {0x02}
 
constexpr uint8_t mpud::regs::mag::STATUS1_DATA_RDY_BIT {0}
 
constexpr uint8_t mpud::regs::mag::HXL {0x03}
 
constexpr uint8_t mpud::regs::mag::HXH {0x04}
 
constexpr uint8_t mpud::regs::mag::HYL {0x05}
 
constexpr uint8_t mpud::regs::mag::HYH {0x06}
 
constexpr uint8_t mpud::regs::mag::HZL {0x07}
 
constexpr uint8_t mpud::regs::mag::HZH {0x08}
 
constexpr uint8_t mpud::regs::mag::STATUS2 {0x09}
 
constexpr uint8_t mpud::regs::mag::STATUS2_OVERFLOW_BIT {3}
 
constexpr uint8_t mpud::regs::mag::CONTROL1 {0x0A}
 
constexpr uint8_t mpud::regs::mag::CONTROL1_MODE_BIT {3}
 
constexpr uint8_t mpud::regs::mag::CONTROL1_MODE_LENGTH {4}
 
constexpr uint8_t mpud::regs::mag::ASTC {0x0C}
 
constexpr uint8_t mpud::regs::mag::ASTC_SELF_TEST_BIT {6}
 
constexpr uint8_t mpud::regs::mag::TEST1 {0x0D}
 
constexpr uint8_t mpud::regs::mag::TEST2 {0x0E}
 
constexpr uint8_t mpud::regs::mag::I2CDIS {0x0F}
 
constexpr uint8_t mpud::regs::mag::I2CDIS_DISABLE_VALUE {0x1B}
 
constexpr uint8_t mpud::regs::mag::ASAX {0x10}
 
constexpr uint8_t mpud::regs::mag::ASAY {0x11}
 
constexpr uint8_t mpud::regs::mag::ASAZ {0x12}
 
constexpr uint8_t mpud::regs::mag::STATUS2_DATA_ERROR_BIT {2}
 
constexpr uint8_t mpud::regs::mag::STATUS1_DATA_OVERRUN_BIT {1}
 
constexpr uint8_t mpud::regs::mag::STATUS2_BIT_OUTPUT_M_BIT {4}
 
constexpr uint8_t mpud::regs::mag::CONTROL1_BIT_OUTPUT_BIT {4}
 
constexpr uint8_t mpud::regs::mag::CONTROL2 {0x0B}
 
constexpr uint8_t mpud::regs::mag::CONTROL2_SOFT_RESET_BIT {0}
 

Detailed Description

Define registers' for all MPU models.

Themed with doxygen-bootstrapped by Velron. Generated by   doxygen 1.8.6.